Repository navigation
RISC-V

与大多数指令集相比,RISC-V指令集可以自由地用于任何目的,允许任何人设计、制造和销售RISC-V芯片和软件而不必支付给任何公司专利费。 许多公司正在提供或已经宣布推出 RISC-V 硬件,支持 RISC-V 的开源操作系统已经面世,并且该指令集在几种流行的软件工具链中都得到支持。
RISC-V ISA 的显著特点包括加载存储架构、用于简化 CPU 中多路复用器的位模式、IEEE 754 浮点、架构中立的设计, 以及将最高有效位放置在固定位置以加快符号扩展速度。该指令集设计用于广泛的用途。基本指令集具有固定长度的 32 位自然对齐指令, ISA 支持可变长度扩展,其中每条指令可以是任意数量的 16 位长度的数据包。 子集支持小型嵌入式系统、个人计算机、带有矢量处理器的超级计算机以及仓库规模的 19 英寸机架式并行计算机。
A FREE comprehensive reverse engineering tutorial covering x86, x64, 32-bit/64-bit ARM, 8-bit AVR and 32-bit RISC-V architectures.
Capstone disassembly/disassembler framework for ARM, ARM64 (ARMv8), Alpha, BPF, Ethereum VM, HPPA, LoongArch, M68K, M680X, Mips, MOS65XX, PPC, RISC-V(rv32G/rv64G), SH, Sparc, SystemZ, TMS320C64X, TriCore, Webassembly, XCore and X86.
A fully compliant RISC-V computer made inside the game Terraria
Rocket Chip Generator
Modern, advanced, portable, multiprotocol bootloader and boot manager.
An Agile RISC-V SoC Design Framework with in-order cores, out-of-order cores, accelerators, and more
🖥 A small, customizable and extensible MCU-class 32-bit RISC-V soft-core CPU and microcontroller-like SoC written in platform-independent VHDL.
MicroPython for K210 RISC-V, let's play with edge AI easier
oreboot is a fork of coreboot, with C removed, written in Rust.